Китайская компания ChangXin Memory Technologies (CXMT) намерена до конца 2026 года представить серверную оперативную память DDR5 нового поколения, изготовленную с применением архитектуры 4F² и вертикальных транзисторов. Технология позволяет значительно уменьшить площадь ячеек DRAM и потенциально увеличить объём памяти без пропорционального роста размеров микросхем. В случае успешного запуска CXMT может оказаться среди первых производителей, сумевших довести подобную архитектуру до коммерческого применения.

О планах компании стало известно после выступления президента CXMT Цао Каньюя на отраслевой конференции 10 октября. Производитель рассчитывает использовать новую технологию прежде всего в серверных модулях RDIMM, ориентированных на центры обработки данных и высокопроизводительные вычислительные системы. Разработка ведётся на фоне усиливающейся конкуренции с Samsung, SK hynix и Micron, которые также изучают перспективные способы увеличения плотности оперативной памяти. При этом заявленные сроки пока остаются планами компании, а фактическое технологическое первенство будет зависеть от начала поставок и успешного внедрения продукции у заказчиков.

Новая архитектура должна преодолеть ограничения традиционной DRAM

Современная оперативная память продолжает развиваться, однако дальнейшее уменьшение размеров её элементов становится всё более сложной задачей.

Производители сталкиваются с физическими ограничениями полупроводниковых технологий: по мере сокращения размеров транзисторов усиливаются паразитные эффекты, растут требования к точности производства и усложняется обеспечение стабильной работы ячеек.

Одним из перспективных решений считается архитектура 4F², над которой активно работают крупнейшие участники рынка памяти.

В отличие от распространённых конструкций 6F², новая компоновка позволяет размещать элементы хранения информации на меньшей площади.

CXMT рассчитывает дополнить эту архитектуру вертикальными транзисторами, чтобы получить более высокую плотность памяти и сохранить необходимые электрические характеристики.

По словам руководства компании, разработка уже достигла существенного прогресса и приближается к этапу коммерческого применения.

Что означает 4F² и почему эта технология важна

Обозначение 4F² характеризует площадь одной ячейки памяти относительно минимального технологического размера элемента.

В этой формуле F представляет собой условный минимальный линейный размер, используемый при проектировании полупроводниковой структуры.

Для архитектуры 4F² площадь ячейки составляет четыре квадрата со стороной F. В традиционной компоновке 6F² аналогичный показатель равен шести таким квадратам.

При одинаковом значении F переход с 6F² на 4F² теоретически сокращает площадь одной ячейки примерно на треть.

Это означает, что на сопоставимой площади массива памяти потенциально можно разместить до 50% больше ячеек.

Однако такой прирост относится именно к геометрической плотности массива. Реальное увеличение ёмкости готового чипа зависит также от размещения периферийной логики, технологических ограничений и организации всей микросхемы.

Тем не менее уменьшение площади ячеек остаётся одним из важнейших направлений развития DRAM, поскольку позволяет создавать более ёмкие микросхемы без необходимости столь же существенно увеличивать их физические размеры.

Вертикальные транзисторы VSG меняют конструкцию памяти

Ключевой особенностью разработки CXMT является применение транзисторов VSG — Vertical Surrounded Gate.

В такой конструкции токопроводящий канал расположен вертикально, а управляющий затвор окружает его, обеспечивая более эффективный электростатический контроль.

Подобное устройство отличается от традиционных планарных транзисторов, элементы которых преимущественно размещаются в горизонтальной плоскости.

Вертикальная компоновка потенциально обеспечивает сразу несколько преимуществ:

• Более компактное размещение элементов памяти на кристалле.

• Улучшенное управление током в транзисторе.

• Снижение нежелательных токов утечки.

• Ослабление короткоканальных эффектов, возникающих при уменьшении размеров полупроводниковых структур.

• Дополнительные возможности масштабирования DRAM в будущих поколениях.

Особенно важным считается сочетание компактности и электрической стабильности.

Простого уменьшения площади ячейки недостаточно: новая конструкция должна обеспечивать надёжное хранение информации, приемлемое энергопотребление и необходимую скорость работы.

Именно поэтому переход к вертикальным транзисторам рассматривается не просто как изменение геометрии, а как один из возможных путей дальнейшего развития оперативной памяти.

Почему архитектуру 4F² не удалось внедрить раньше

Сама идея создания DRAM с площадью ячейки 4F² не является новой.

Ранние варианты такой памяти предполагали использование традиционных планарных транзисторов. Однако практическая реализация сталкивалась с серьёзными производственными ограничениями.

В частности, изготовление массива ячеек и вспомогательных логических схем требовало согласования технологических процессов, которые не всегда оптимальны для обеих частей микросхемы.

Дополнительные сложности возникали из-за особенностей литографии, легирования полупроводников и электрических характеристик уменьшенных транзисторов.

В результате преимущества более плотной компоновки могли нивелироваться ухудшением других параметров.

Отработанные решения 6F² долгое время оставались более привлекательными с точки зрения сочетания стоимости производства, стабильности и производительности.

Однако по мере приближения традиционных технологий к пределам масштабирования интерес к 4F² заметно усилился.

Трёхмерная компоновка открывает новые возможности

Одним из направлений дальнейшего развития DRAM становится переход к более сложным пространственным конструкциям.

Вместо размещения всех функциональных элементов в одной плоскости производители исследуют возможность разделения массива памяти и периферийной КМОП-логики.

Такой подход потенциально позволяет оптимизировать каждую часть микросхемы под собственные технологические требования.

Например, массив ячеек можно проектировать с приоритетом максимальной плотности хранения, а управляющие схемы — с акцентом на скорость, энергопотребление и надёжность.

Для объединения отдельных структур рассматриваются технологии гибридного соединения полупроводниковых пластин, обеспечивающие высокую плотность межсоединений.

В перспективе подобные решения могут повысить эффективность производства памяти и расширить возможности дальнейшего увеличения её ёмкости.

При этом вертикальные транзисторы и многослойная компоновка представляют собой разные технологические подходы, которые могут использоваться как самостоятельно, так и совместно.

CXMT делает ставку на серверный рынок

Первым коммерческим направлением для новой технологии компания выбрала DDR5 RDIMM.

Такие модули применяются преимущественно в серверных системах, где особенно важны высокая ёмкость оперативной памяти, стабильность и возможность установки большого количества модулей.

RDIMM отличаются от обычных потребительских модулей наличием регистрового буфера для команд и адресных сигналов, который помогает снизить электрическую нагрузку на контроллер памяти.

Для современных центров обработки данных увеличение объёма оперативной памяти становится всё более актуальной задачей.

Рост облачных вычислений, виртуализации, аналитических платформ и инфраструктуры искусственного интеллекта увеличивает потребность в высокоплотных серверных модулях.

Использование более компактных ячеек DRAM потенциально позволит производителям создавать микросхемы большей ёмкости, а затем применять их при выпуске серверной памяти.

Впрочем, CXMT пока не раскрыла подробные характеристики будущих модулей, включая их ёмкость, рабочие частоты, энергопотребление и стоимость.

Более 300 патентных семейств на перспективную память

По заявлению президента CXMT Цао Каньюя, компания располагает более чем 300 опубликованными семействами патентов, связанными с технологией 4F².

Это свидетельствует о масштабной исследовательской работе и стремлении сформировать собственную технологическую базу для выпуска новых поколений памяти.

Патентный портфель охватывает различные аспекты разработки, однако само количество патентов ещё не гарантирует успешного массового производства.

Для коммерческого внедрения производителю предстоит обеспечить стабильный выпуск микросхем, приемлемый процент годных кристаллов и соответствие требованиям серверных заказчиков.

Дополнительное значение имеет прохождение квалификационных испытаний, которые обычно проводятся перед использованием новых компонентов в промышленном оборудовании.

Ранее руководство CXMT также сообщало об увеличении вклада серверной продукции в бизнес компании в первой половине 2026 года.

Таким образом, новая архитектура соответствует более широкой стратегии производителя по расширению присутствия в сегменте корпоративной памяти.

Китайский производитель ускоряет освоение новых стандартов

В течение 2026 года CXMT объявила сразу о нескольких важных этапах развития своего производства.

В конце августа компания сообщила о начале массового выпуска мобильной памяти LPDDR6, предназначенной для устройств нового поколения.

В сентябре производитель также объявил о запуске серийного производства DRAM пятого поколения, обозначаемой как G5.

По оценке самой CXMT, характеристики этих микросхем приближаются к уровню передовых международных решений.

Подобные заявления отражают стремление компании сократить технологическое отставание от крупнейших мировых производителей памяти.

Согласно данным Counterpoint Research, во втором квартале 2026 года CXMT контролировала приблизительно 7% глобального рынка DRAM по выручке.

Этот показатель обеспечивал компании четвёртое место среди производителей оперативной памяти.

Несмотря на заметную дистанцию до лидирующей тройки, CXMT постепенно превращается в значимого участника международного рынка.

Samsung, SK hynix и Micron также работают над новыми архитектурами

Перспективные конструкции DRAM интересуют не только китайского производителя.

Samsung, SK hynix и Micron исследуют технологии, позволяющие увеличить плотность хранения информации и преодолеть ограничения традиционных ячеек.

Среди рассматриваемых направлений — архитектура 4F², вертикальные транзисторы и различные способы трёхмерной интеграции.

Однако переход от лабораторных образцов к массовому производству требует значительных инвестиций и длительной технологической подготовки.

Производителям необходимо не только добиться высокой плотности ячеек, но и сохранить конкурентоспособность по себестоимости, надёжности и производительности.

Поэтому компания, которая первой объявит о выпуске нового типа памяти, не обязательно станет лидером по объёмам производства или коммерческому внедрению.

Для серверного рынка решающее значение имеют подтверждённые характеристики, стабильность поставок и совместимость с существующими вычислительными платформами.

Сможет ли CXMT первой вывести 4F² DRAM на рынок

Если компания выполнит объявленный график, первые серверные модули DDR5 RDIMM на основе новой архитектуры могут появиться до конца 2026 года.

Такой результат станет важным достижением для китайской полупроводниковой промышленности и потенциально усилит конкуренцию на мировом рынке оперативной памяти.

Однако пока остаются открытыми вопросы о масштабах производства, фактических характеристиках микросхем и сроках начала поставок крупным заказчикам.

Также необходимо различать выпуск первых коммерческих партий и полноценное массовое производство, рассчитанное на широкий рынок.

Главная интрига заключается в том, сможет ли CXMT не только первой представить перспективную технологию, но и обеспечить её экономически эффективное производство.

В случае успеха архитектура 4F² с вертикальными транзисторами может стать одним из важных этапов развития DRAM, открыв путь к более ёмкой серверной памяти и дальнейшему увеличению плотности хранения данных.

Для отрасли это означает появление ещё одного перспективного направления масштабирования оперативной памяти, а для CXMT — возможность укрепить позиции в технологической гонке с крупнейшими мировыми производителями.