Несмотря на устойчивую веру индустрии в действие «закона Мура», который предполагает регулярное удвоение плотности транзисторов, последние данные показывают: не все типы полупроводниковых элементов поддаются дальнейшему эффективному уменьшению. Особенно это касается ячеек памяти SRAM — ключевого компонента кеш-памяти современных процессоров.

По информации ComputerBase.de, полученной от TSMC, переход к 2-нанометровому техпроцессу не приведёт к уменьшению площади SRAM-ячеек. Производитель подтвердил, что их размеры останутся на уровне решений, выпускаемых по нормам N3 и N5. Это означает, что ожидаемого скачка плотности — а значит, и роста эффективности использования площади кристалла — не произойдёт.

Размеры SRAM остановились на отметке 0,021 мкм²
В рамках 3-нм и 5-нм технологий площадь стандартной SRAM-ячейки составляет 0,021 квадратного микрометра. Для сравнения, 7-нм техпроцесс предлагал площадь 0,026 мкм² — прогресс был заметен. Но дальнейшее уменьшение упёрлось в физические и технологические ограничения, которые TSMC пока преодолеть не удалось.

SRAM занимает значительную часть площади высокопроизводительных процессоров, поскольку именно она используется для кешей всех уровней. Чем выше плотность ячеек, тем больше кеша можно разместить в рамках заданного бюджета площади, что напрямую влияет на пропускную способность и быстродействие чипов. Отсутствие прогресса в масштабировании означает, что будущие процессоры будут либо больше, либо дороже, либо менее энергоэффективны при увеличении объёмов кеша.

Площадь кристаллов продолжит расти
При появлении новых функциональных блоков — особенно связанных с ИИ-вычислениями — потребность в больших объёмах кеш-памяти только увеличивается. На этом фоне стагнация SRAM ведёт к тому, что площадь современных чипов будет продолжать расти. Источники подчеркивают: тренд на увеличение физических размеров кристаллов в ближайшие годы останется неизбежным.

Трудности с техпроцессом N3P
Параллельно стало известно, что развитие 3-нм линейки TSMC тоже встречает препятствия. Техпроцесс N3P, который должен применяться, в том числе, и при производстве ускорителей Nvidia Vera Rubin, пока демонстрирует высокий уровень брака. Вероятно, компании придётся перейти к новой ревизии, прежде чем технологию можно будет масштабировать для массового выпуска.

Подобные сложности не являются чем-то новым: и первый вариант N3 требовал почти год на устранение дефектов. В условиях отсутствия серьёзной конкуренции TSMC может позволить себе такую паузу, но заказчики, планирующие выпуск крупных и сложных чипов, могут предпочесть подождать до стабилизации производства.

В результате отрасль приходит к выводу: дальнейшее совершенствование технологических норм уже не гарантирует автоматического прогресса во всех компонентах чипов. SRAM становится одним из первых мест, где ограничения миниатюризации проявляются наиболее отчётливо.